실리콘 소재를 위한 원스톱 솔루션 제공
Jingge’s silicon substrate is a ultra-pure, monocrystalline silicon wafer engineered to serve as the base material for advanced semiconductor devices. Key characteristics include high resistivity (1-10,000 Ω·cm), low defect density (<1 defect/cm²), and excellent thermal stability (up to 1,200°C). A prominent variant is the Silicon-on-Insulator (SOI) substrate, which features a layered structure of silicon-insulator-silicon. This design minimizes parasitic capacitance and leakage currents, making SOI ideal for high-frequency RF chips, energy-efficient power devices, and radiation-hardened aerospace electronics.
태양광: 태양전지용 반사 방지 코팅이 적용된 박막 기판(150~200μm).
MEMS: 표면 거칠기가 서브나노미터 수준인 양면 연마 웨이퍼.
5G/IoT: SOI 기판은 저손실 밀리미터파 통신을 가능하게 합니다.
자동차: 전기차 인버터용 고출력 SiC(실리콘 카바이드) 에피택셜 기판.
기술 사양
| 프로젝트 | 내용 |
|---|---|
| 직경 | 2"(50.8mm), 3"(76.2mm), 4"(100mm), 5"(125mm), 6"(150mm), 8"(200mm), 12"(300mm) |
| 등급 | Prime, Test, Dummy, Reclaimed |
| 성장 방법 | CZ, FZ |
| 오리엔테이션 | 100 , 111 , 110 |
| 유형/도핑제 | P형/붕소, N형/인, N형/비소, N형/안티몬 |
| 저항률 | 0.001에서 10,000 옴·cm까지 |
| 두께 (μm) | 50~3000μm |
| 두께 공차 | 표준 ± 25μm, 최대 정밀도 ± 5μm |
| TTV (μm) | Standard < 10 um、Maximum Capabilities <5 um |
| 보/워프 (μm) | Standard <40 um、Maximum Capabilities <20 um |
| 완료 | 절단, 래핑, 에칭, SSP, DSP 등 |
| 자투리 | 최대 7도 |
| 입자 | <10@0.5um、<10@0.3um、 <10@0.2um |
기술적 장점
Zero Defect Monocrystalline Structure：Engineered with <0.3 defects/cm² via AI-driven Czochralski growth, maximizing chip yield for 3nm/2nm advanced nodes in AI and HPC applications.
SOI 기판 전력 효율:당사의 SOI(Silicon-on-Insulator) 기술을 통해 에너지 손실을 40% 줄입니다. 이 기술은 매립 산화막(BOX ≤25nm)을 적용하여 5G RF 프런트엔드 및 IoT 엣지 디바이스에서 초저 누설 전류를 실현합니다.
원자 수준의 완벽한 표면:독자적인 CMP 기술을 통해 표면 거칠기 Ra ≤0.15nm를 달성함으로써, 결함 없는 EUV 리소그래피 및 양자점 레이저 제조를 가능하게 합니다.”
탁월한 열적 및 기계적 안정성:-60°C에서 1,300°C에 이르는 환경에서도 문제없이 작동하며, 전기차 구동 인버터 및 위성 전력 시스템의 SiC/GaN 에피택시 공정에 대한 검증 완료.”
용도별 맞춤 제작:초박형 100μm SOI 웨이퍼(포토닉스)부터 800μm 고농도 도핑 기판(IGBT 모듈)에 이르기까지, ±0.5%의 두께 균일도와 도핑 정밀도를 보장합니다.